Calibre 3DSTACK을 활용한 3D-IC 설계

By 한민정 과장 (minjung.han@siemens.com), Calibre Support Application Engineer

3D-IC 기술은 무어의 법칙이 물리적 한계에 가까워지면서 이를 보완하는 대안으로 주목받고 있습니다. 기존 2D IC 설계 방식과는 차별화된 검증 과정이 필요해졌으며 특히, 전자 설계 자동화 (EDA) 솔루션은 이러한 전환을 지원하는 필수적인 도구로 자리잡고 있습니다. Calibre 3DSTACK 은 이기종 설계 (Heterogeneous Design)의 검증을 위한 포괄적인 솔루션을 제공합니다. 아래 자료에서는 Calibre 3DSTACK이 2.5D 및 3D-IC 설계에서 어떻게 검증을 수행하는지, 그리고 이를 통해 얻을 수 있는 효과를 자세히 설명합니다.

Challenges

2D 반도체 설계의 한계를 극복하려는 시도가 계속되고 있지만, 기술 및 비용에 대한 도전 과제가 존재합니다. 다양한 다이를 적층하고 배치하는 과정에서 발생할 수 있는 문제들은 예측하기 어려운 경우가 많습니다. 2D 설계에서 DRC/LVS/PEX 검증이 완료되었다고 해도, 2.5D/3D-IC가 조립된 후에도 동작에 이상이 없다는 보장은 없습니다. 그래서 각기 다른 설계 과정이 독립적으로 진행되면서도, 다시 한 번 종합적인 검증이 필요하게 됩니다.

Solution

Calibre 3DSTACK은 2.5D 및 3D-IC 설계에서 발생할 수 있는 문제를 빠르고 정확하게 검증할 수 있는 솔루션을 제공합니다. Calibre 3DSTACK을 사용하면, 설계가 실제로 조합되기 전에 잠재적인 오류를 조기에 발견하고, 이를 해결할 수 있습니다. 더 자세한 사용 방법과 내용은 아래 링크에서 제공되는 Calibre 3DSTACK 비디오 시리즈를 통해 확인할 수 있습니다.

Calibre 3DStack video series part 1

Calibre 3DStack video series part 2

Calibre 3DSTACK video series part 3

Calibre 3DSTACK video series part 4

Calibre 3DSTACK video series part 5

By 한민정 과장 (minjung.han@siemens.com), Support Application Engineer